实验二 运算器设计.zip
资源来源:本地上传资源
文件类型:ZIP
大小:11.95KB
评分:
5.0
上传者:qq_26967721
更新日期:2024-09-04
实验二 运算器设计(源码)
资源文件列表(大概)
文件名
大小
四位并行加法器.circ
20.34KB
实验2.circ
76.57KB
四位串行加法器.circ
9.75KB
资源内容介绍
请配合本人文章:实验二 运算器设计使用,该源码为Logisim所编写,可以直接导入使用。其中共包含八个电路logisim源码,可以直接运行,代码为本人编写:四位串行加法器(电路)四位并行加法器(电路)四位二进制运算器(电路)八位串行加法器(电路)集线四位二进制运算器(电路)集线器八位串行加法器(电路)集线器四位加法器带辅助函数(电路)集线器八位并行加法器(电路)以下是源码实验内容:1.请按照给定的电路图在logisim下实现4位2进制全加器仿真电路,并进行功能验证。2.请在完成第一步的基础上,构建包括溢出、符号、归零、进位等检测功能的四位二进制运算器,具体功能如下示意图所示,请完成Logisim仿真电路搭建及功能验证。3.利用两个四位二进制运算器,分别实现八位串行加法器、八位并行加法器。4.用自己学号最后两位数字转化为二进制作为输入,测试两个八位加法器功能。记录各输出端结果。适合人群:具备一定数字逻辑技术。具备一定的计算机编程基础能力,懂数字电路,可以看懂电路图。阅读建议:此资源适合在学习的过程要结合这些内容一起来实践,并调试对应的代码。用户评论 (0)
发表评论
相关资源
cortex-m4权威指南
文件名:ATPCS(ATM-Thumb指令调用标准).zip
文件类型:ZIP
大小:87.32MB
上传者:ballhits
更新日期:2024-09-04
Arduino-INA226-程序
文件名:Arduino-INA226-程序.zip
文件类型:ZIP
大小:922.46KB
上传者:avanyway
更新日期:2024-09-03
GD32C8T6模板工程文件
文件名:TemplateDemo.zip
文件类型:ZIP
大小:389.06KB
上传者:super_axin
更新日期:2024-09-03
有关电源电路的Multisim仿真(逆变)
文件名:电源电路.zip
文件类型:ZIP
大小:2.83MB
上传者:weixin_47987065
更新日期:2024-09-03
AT32模板工程创建及注意要点
文件名:工程创建.zip
文件类型:ZIP
大小:5.59MB
上传者:Thmos_vader
更新日期:2024-09-04
可调电源选型 - 宽电压输出 0-60V 功率≥400W
文件名:可调电源选型资料.zip
文件类型:ZIP
大小:9.86MB
上传者:she666666
更新日期:2024-09-02
MM32F103C8T6最小系统板
文件名:MM32F103C8T6最小系统板.zip
文件类型:ZIP
大小:709.93KB
上传者:Letmesuper
更新日期:2024-09-01
AD7606并行输出verilog代码以及AD7606中文原理图
文件名:AD7606并行控制以及中文芯片原理图.zip
文件类型:ZIP
大小:877.56KB
上传者:qq_43156031
更新日期:2024-09-01
AD7606串行输出verilog代码以及串行仿真模型和AD7606中文原理图
文件名:AD7606串行输出代码以及仿真模型.zip
文件类型:ZIP
大小:879.48KB
上传者:qq_43156031
更新日期:2024-09-01
SystemVerilog绿皮书UVM实战 卷Ⅰ白皮书绿皮书SystemVerilog总结
文件名:sv及uvm白皮书.zip
文件类型:ZIP
大小:53.23MB
上传者:weixin_49155137
更新日期:2024-09-01